Performances des caches de textures multiprocesseurs
Identifieur interne : 00AA83 ( Main/Curation ); précédent : 00AA82; suivant : 00AA84Performances des caches de textures multiprocesseurs
Auteurs : A. Vartanian [France]Source :
- TSI. Technique et science informatiques [ 0752-4072 ] ; 1999.
Descripteurs français
- Pascal (Inist)
English descriptors
- KwdEn :
Abstract
L'évolution de la technologie des microprocesseurs permet aujourd'hui d'intégrer un moteur de rendu 3D temps réel complet sur un seul composant. Se pose alors le problème classique du décalage entre fréquence interne et fréquence externe. Or, le rendu texturé exige un nombre très important d'accès à la mémoire. Si on utilise un cache de textures, il est possible de réduire la bande passante externe pour pouvoir réaliser un circuit dessinant 200 millions de pixels par seconde avec un cache de 16 KO et un bus mémoire de PC. Ceci est rendu possible en utilisant le placement des textures par blocs et en acceptant plusieurs requêtes en cours sur le cache. Quand de tels composants seront disponibles en grande série, il pourrait être intéressant de les utiliser pour construire une machine parallèle réalisant de la 3D haute performance. Ceci n'est possible que si le cache ne limite pas les performances. Après avoir évalué par simulation l'impact du cache sur trois architectures parallèles différentes, on voit que les performances sont toujours mauvaises si on utilise le parallélisme image synchrone et sont presque linéaires avec le parallélisme triangle. Enfin, si on utilise le parallélisme image asynchrone, les performances peuvent être bonnes à condition de choisir minutieusement la taille du bloc image.
Links toward previous steps (curation, corpus...)
- to stream PascalFrancis, to step Corpus: Pour aller vers cette notice dans l'étape Curation :000B06
- to stream PascalFrancis, to step Curation: Pour aller vers cette notice dans l'étape Curation :000D64
- to stream PascalFrancis, to step Checkpoint: Pour aller vers cette notice dans l'étape Curation :000A47
- to stream Main, to step Merge: Pour aller vers cette notice dans l'étape Curation :00B135
Links to Exploration step
Pascal:99-0431348Le document en format XML
<record><TEI><teiHeader><fileDesc><titleStmt><title xml:lang="fr" level="a">Performances des caches de textures multiprocesseurs</title><author><name sortKey="Vartanian, A" sort="Vartanian, A" uniqKey="Vartanian A" first="A." last="Vartanian">A. Vartanian</name><affiliation wicri:level="4"><inist:fA14 i1="01"><s1>LRI URA 410 du CNRS, Université Paris-Sud</s1><s2>91405 Orsay</s2><s3>FRA</s3><sZ>1 aut.</sZ></inist:fA14><country>France</country><placeName><region type="region" nuts="2">Île-de-France</region><settlement type="city">Orsay</settlement></placeName><orgName type="university">Université Paris-Sud</orgName></affiliation></author></titleStmt><publicationStmt><idno type="wicri:source">INIST</idno><idno type="inist">99-0431348</idno><date when="1999">1999</date><idno type="stanalyst">PASCAL 99-0431348 INIST</idno><idno type="RBID">Pascal:99-0431348</idno><idno type="wicri:Area/PascalFrancis/Corpus">000B06</idno><idno type="wicri:Area/PascalFrancis/Curation">000D64</idno><idno type="wicri:Area/PascalFrancis/Checkpoint">000A47</idno><idno type="wicri:explorRef" wicri:stream="PascalFrancis" wicri:step="Checkpoint">000A47</idno><idno type="wicri:doubleKey">0752-4072:1999:Vartanian A:performances:des:caches</idno><idno type="wicri:Area/Main/Merge">00B135</idno><idno type="wicri:Area/Main/Curation">00AA83</idno></publicationStmt><sourceDesc><biblStruct><analytic><title xml:lang="fr" level="a">Performances des caches de textures multiprocesseurs</title><author><name sortKey="Vartanian, A" sort="Vartanian, A" uniqKey="Vartanian A" first="A." last="Vartanian">A. Vartanian</name><affiliation wicri:level="4"><inist:fA14 i1="01"><s1>LRI URA 410 du CNRS, Université Paris-Sud</s1><s2>91405 Orsay</s2><s3>FRA</s3><sZ>1 aut.</sZ></inist:fA14><country>France</country><placeName><region type="region" nuts="2">Île-de-France</region><settlement type="city">Orsay</settlement></placeName><orgName type="university">Université Paris-Sud</orgName></affiliation></author></analytic><series><title level="j" type="main">TSI. Technique et science informatiques</title><title level="j" type="abbreviated">TSI, Tech. sci. inform.</title><idno type="ISSN">0752-4072</idno><imprint><date when="1999">1999</date></imprint></series></biblStruct></sourceDesc><seriesStmt><title level="j" type="main">TSI. Technique et science informatiques</title><title level="j" type="abbreviated">TSI, Tech. sci. inform.</title><idno type="ISSN">0752-4072</idno></seriesStmt></fileDesc><profileDesc><textClass><keywords scheme="KwdEn" xml:lang="en"><term>Cache memory</term><term>Image</term><term>Image rendering</term><term>Image synthesis</term><term>Multiprocessor</term><term>Parallelism</term><term>Performance</term></keywords><keywords scheme="Pascal" xml:lang="fr"><term>Antémémoire</term><term>Multiprocesseur</term><term>Synthèse image</term><term>Performance</term><term>Parallélisme</term><term>Image</term><term>Rendu image</term><term>Rendu texturé</term><term>Parallélisme image asynchrone</term><term>Parallélisme image synchrone</term><term>Parallélisme triangle</term><term>Processeur 3 dimensions</term></keywords></textClass></profileDesc></teiHeader><front><div type="abstract" xml:lang="fr">L'évolution de la technologie des microprocesseurs permet aujourd'hui d'intégrer un moteur de rendu 3D temps réel complet sur un seul composant. Se pose alors le problème classique du décalage entre fréquence interne et fréquence externe. Or, le rendu texturé exige un nombre très important d'accès à la mémoire. Si on utilise un cache de textures, il est possible de réduire la bande passante externe pour pouvoir réaliser un circuit dessinant 200 millions de pixels par seconde avec un cache de 16 KO et un bus mémoire de PC. Ceci est rendu possible en utilisant le placement des textures par blocs et en acceptant plusieurs requêtes en cours sur le cache. Quand de tels composants seront disponibles en grande série, il pourrait être intéressant de les utiliser pour construire une machine parallèle réalisant de la 3D haute performance. Ceci n'est possible que si le cache ne limite pas les performances. Après avoir évalué par simulation l'impact du cache sur trois architectures parallèles différentes, on voit que les performances sont toujours mauvaises si on utilise le parallélisme image synchrone et sont presque linéaires avec le parallélisme triangle. Enfin, si on utilise le parallélisme image asynchrone, les performances peuvent être bonnes à condition de choisir minutieusement la taille du bloc image.</div></front></TEI></record>Pour manipuler ce document sous Unix (Dilib)
EXPLOR_STEP=$WICRI_ROOT/Wicri/Lorraine/explor/InforLorV4/Data/Main/Curation
HfdSelect -h $EXPLOR_STEP/biblio.hfd -nk 00AA83 | SxmlIndent | more
Ou
HfdSelect -h $EXPLOR_AREA/Data/Main/Curation/biblio.hfd -nk 00AA83 | SxmlIndent | more
Pour mettre un lien sur cette page dans le réseau Wicri
{{Explor lien
|wiki= Wicri/Lorraine
|area= InforLorV4
|flux= Main
|étape= Curation
|type= RBID
|clé= Pascal:99-0431348
|texte= Performances des caches de textures multiprocesseurs
}}
| This area was generated with Dilib version V0.6.33. |  |